Phần này giải thích chi tiết bài tập 521: Thiết kế mạch cài giới hạn 2 số: có btn0 làm reset, btn1 làm ena_up, btn2 làm ena_dw để chỉnh tăng hoặc giảm giới hạn cuộn tròn theo ena5hz. Đồng bộ theo ckht 50MHz, hiển thị ở 2 led 7 đoạn thứ 4,5. Các bước thực hiện gồm vẽ sơ đồ khối, phân tích yêu cầu, viết và giải thích chương trình VHDL, cấu hình chip FPGA, quan sát đánh giá kết quả trên kit.
