Phần này giải thích chi tiết bài mẫu 501: đếm từ 0 đến 9 hiển thị trên 1 led 7 đoạn của module 8 led 7 đoạn quét cathode chung. Các bước thực hiện gồm vẽ sơ đồ khối, phân tích yêu cầu, viết và giải thích chương trình VHDL, cấu hình chip FPGA, quan sát đánh giá kết quả trên kit.
Thầy cho e hỏi xíu là khi khai báo tên các khối con thì đều bị báo lỗi là tên đấy ko phải là thực thể vậy ạ IC1: entity work.chia_10ena sau khi kiểm tra lỗi thì phần mềm báo chia_10ena không phải là tên thực thể ạ. Thầy cho e xin hướng khắc phục với ạ